0731-84284278
可能會對高速數(shù)據(jù)傳輸造成損害的因素以及測試過程
2015-08-07
此外，這一技術(shù)在支持長距離、實施成本和最終用戶成本方面也面臨重大挑戰(zhàn)。通過比較，串行總線只發(fā)送一個比特流并具有“自時鐘”機(jī)制，因此數(shù)據(jù)和時鐘之間沒有時序偏差（即同時傳輸?shù)谋忍氐竭_(dá)時間之差）。借助串行傳輸，消除了信號同步問題，而且整體性能更強(qiáng)。
然而，隨著技術(shù)進(jìn)步，這個性能障礙得到解決，另一個問題又出現(xiàn)在人們面前。速度更快的新技術(shù)在化解此項挑戰(zhàn)的同時，也使設(shè)計更趨復(fù)雜，而且持續(xù)變化的標(biāo)準(zhǔn)也產(chǎn)生了更多新的設(shè)計難題，這會妨礙產(chǎn)品快速上市并增加開發(fā)成本。包括 PCI-Express、XAUI、RapidIO、USB, HDMI 和 SATA 在內(nèi)的一些新的串行數(shù)據(jù)總線架構(gòu)所帶來的數(shù)據(jù)處理量比幾年前要大好幾個數(shù)量級。
為了確保產(chǎn)品開發(fā)的所有階段之間的交互操作性，標(biāo)準(zhǔn)化勢在必行。領(lǐng)先的技術(shù)公司已經(jīng)將2.5-Gbit/s 和 3-Gbit/s的設(shè)計產(chǎn)品化，而5-Gbit/s 技術(shù)也即將面世，同時，10Gbs 已經(jīng)用于網(wǎng)絡(luò)通信的設(shè)計。在如此復(fù)雜多變的環(huán)境下，工程師極需一些測試解決方案，幫助其迅速輕松地發(fā)現(xiàn)和糾正設(shè)計中的問題。在此，泰克提供了完備的串行數(shù)據(jù)測試解決方案，有助于工程師開發(fā)產(chǎn)品，并能夠確保符合最新的串行數(shù)據(jù)測試要求。
測試高速串行數(shù)據(jù)總線
在設(shè)計過程中，工程師需要確認(rèn)高速串行總線能夠正確傳送數(shù)據(jù)，同時串行傳輸問題也不會給其他系統(tǒng)元件帶來不利影響。最新標(biāo)準(zhǔn)具有更快的邊緣速率和更窄的數(shù)據(jù)脈沖，對驗證、調(diào)試和測試過程提出了一些獨特且嚴(yán)格的要求。
隨著數(shù)千兆數(shù)據(jù)傳輸率在數(shù)字系統(tǒng)中屢見不鮮，信號完整性（即集成電路正確運(yùn)行所具備的信號質(zhì)量）也逐漸成為設(shè)計人員關(guān)注的重點。數(shù)據(jù)流中一個比特的錯誤都會對指令或數(shù)據(jù)交換處理的結(jié)果產(chǎn)生巨大的影響。
可能會對傳輸信號質(zhì)量造成損害的因素包括：
千兆信號速度：超高速傳輸率、低電壓差分信號和多級信號傳輸更容易引起信號完整性問題、差分時滯、噪音和模擬干擾的問題。由于串行總線可以為單通道架構(gòu)，也可以為多通道架構(gòu)以提升數(shù)據(jù)量，此時將造成整體設(shè)計更復(fù)雜并可能引起通道時滯定時干擾問題。
抖動：由于較高的數(shù)據(jù)速率和嵌入的時鐘的影響，現(xiàn)代串行設(shè)備會很容易受到抖動的影響，抖動會產(chǎn)生傳輸錯誤并導(dǎo)致比特差錯率，性能下降。抖動通常使信號偏離理想的時間。抖動通常源自串?dāng)_、系統(tǒng)噪音、同步開關(guān)輸出和一些其他的常見干擾信號。
傳輸線影響：傳輸線作為電源和信號傳輸?shù)闹薪?，可以是簡單的無源線路元件，如電線、電纜和芯片印刷電路板（PCB）互連。借助串行數(shù)據(jù)技術(shù)，信號發(fā)送器、傳輸線和接收器共同構(gòu)成了串行數(shù)據(jù)網(wǎng)絡(luò)。而由此帶來的傳輸效應(yīng)（如反射和阻抗不連續(xù)）會嚴(yán)重影響信號質(zhì)量并導(dǎo)致傳輸錯誤。
噪音：噪音是在采樣數(shù)據(jù)中出現(xiàn)的任何多余的信號。噪音來自外源（如 AC 電源線）和內(nèi)源（如數(shù)字時鐘、微處理器和開關(guān)電源）。噪音可能是瞬時的，或者是寬帶隨機(jī)噪音，但都會引起抖動和信號完整性問題。
帶有嵌入式時鐘的高速數(shù)字信號具有越來越像模擬系統(tǒng)的特征，使設(shè)計驗證和系統(tǒng)集成面臨更嚴(yán)峻的挑戰(zhàn)。由于信號即使在很小的失真或抖動下都可能使系統(tǒng)變得不穩(wěn)定，這令用戶在各種條件下實施精確驗證、特征描述和強(qiáng)度測試都要面臨新的問題。
最新資訊
